<html><body>Ahoj,<br>tak, dobra zprava je, ze jsem tu upravu pochopil spravne.<br>Spatna, ze to s ni nechodi. Kondik jsem tam dal a zkousel jsem i jine hodnoty (0pF az 1nF) - bez vysledku. Bez kondiku nebo s 470pF, ale s puvodnim schematem to chodi. Hradla mam vsechny v provedeni LS. Psal jsem, ze jsem zkousel pameti SIEMENS, tak jsem vyzkousel i TOSHIBA a TI (obe 64kB) se stejnym vysledkem. Asi to dela problem pri zapisu. Napsal jsem si kratky programek, ktery tam zapise a pak to precte. Pripada mi to, ze to ma problem na nekterych bitech vice a na jinych mene - nezapise 0. Ale opakovane je to vsude.<br>Tak nevim, asi to necham podle puvodniho zapojeni. Kolik lidi to ma osazene a zprovoznene? Nikdo jiny nemel problem?<br><br>Mikes<br><br><p>---------- Původní zpráva ----------<br>Od: Radek Suk <suk@softex.cz><br>Komu: Počítače SHARP MZ a jejich emulátory <sharpmz@mail.ordoz.com><br>Datum: 24. 8. 2014 20:42:16<br>Předmět: Re: [SharpMZ] ramdisk PEZIK</p><br><blockquote>Ahoj Mikesi<br><br>Podivej se na dokument z80cpu_um.pdf z Internetu na stranu 13. Puvodni <br>zapojeni jen s inventorem dela to ze ramka je refresovana jak v T1+T2 <br>tak v T3+T4 a to neni uplne idealni. Ne ze by to bylo spatne ale <br>zbytecne to zvysuje spotrebu. Spravne se ma skryta refres delat jen v <br>T3+T4 v M1 cyklu. Proto ta uprava dela jen to ze v T1+T2 kdyz je M1 v <br>log0 se blokuje vytvoreni signalu /ras.<br><br>Hradlo zapojene jako dvouvstupova negace nebo logicky clen muze mit jine <br>zpozdeni a tak je mozne ze jsi na nejake casove hrane a proto to to v <br>jednom pripade funguje a v druhem ne.<br><br>Mikesi dal jsi na IC5B/6 kondenzator cca 470pF ? Zde byl vetsinou <br>problem kdyz PEZIK nesel.<br><br>Radek<br><br><br>Dne 24.8.2014 20:00, Michal Medek napsal(a):<br>> Ahojte,<br>> chtel jsem se jeste vratit ke stavbe ramdisku od Pezika. Podarilo se <br>> mi ho zprovoznit, ale chvili jsem "drhnul" na jedne veci: porad mi to <br>> nefungovalo, az do chvile, nez jsem porovnal puvodni schema a nove <br>> schema. Tam jsem prisel na rozdil (Radek to pise i v poznamkach) v <br>> zapojeni vstupu IC5D(13). V puvodnim zapojeni je to spolecny vstup <br>> jako invertor, ale v tom novem je propojeny na M1\. Priznam se, ze mi <br>> uslo, proc to tak je. Jenze v novem zapojeni mi to nefunguje. Pouzivam <br>> pameti Siemens HYB41256-12, ale to by snad nemelo mit vliv.<br>> Ja to pripominam spise proto, aby, jestli je to chybka, se na to <br>> nezapomnelo. Po nejake dobe by si na to nikdo nemusel vzpomenout. <br>> Popripade; nemel s tim nekdo problem?<br>><br>> Mikes<br>><br><br><br>_______________________________________________<br>SharpMZ mailing list<br>SharpMZ@mail.ordoz.com<br>http://mail.ordoz.com/mailman/listinfo/sharpmz</blockquote></body></html>